各科研单位/团队：
上海交通大学高速电子系统教育部重点实验室携手西安电子科技大学超高速电路设计教育部重点实验室，联合设立开放式课题基金。双方秉持 “开放、流动、联合、竞争” 的原则，充分发挥重点实验室 “协同合作、科教融合” 的支撑作用，分别围绕系统级封装集成、电磁兼容与防护、高速芯片设计、超高速板级电路与系统设计、信号完整性等方向，开展基础应用研究领域的创新性科研与人才培养工作。
现面向校内外发布 2025 年度开放式联合基金课题申报指南，共计 10 项，具体申报事项如下：
1. 联合基金课题经费本年度支持力度为3-5万元/项，实施周期1-2年。基金办将针对发布指南中征集的课题，从研究内容与目标、研究方法和技术路线、研究计划和预期结果、申报人情况等方面进行综合评估，最终确定支持课题。
2. 申请联合基金课题应具备以下条件：
1）申请课题应具有相应的工作基础及实施条件；
2）申请者必须是课题的实际主持人，开展课题研究工作时间有可靠保证；
3）正在承担本联合基金在研课题的课题负责人不能申报；
4）在读研究生（不含在职研究生）不得作为课题主持人，但可作为课题组成员参加研究工作。
3. 联合基金申报截止日期为2025年6月20日，请于该日期之前提交项目申请书电子版至邮箱：
cdemc@xidian.edu.cn或shangmengnan@sjtu.edu.cn
4. 项目申报指南及项目申请书见附件。
5. 联系人：李老师/齐老师（029-88203304；cdemc@xidian.edu.cn）
商老师/彭老师（15132531692，微信同号；shangmengnan@sjtu.edu.cn）
高速电子系统与超高速电路实验室联合基金办
2025年6月6日
1. 高速电子系统的电磁兼容与多物理兼容
随着电子系统工作速率、集成度、功能多样性不断提高和环境日益复杂，高速电子系统的工作机理及其与环境相互作用机理日益复杂，在电-热-力-流等耦合多物理效应综合作用下，电子系统的兼容性设计和防护需求已逐步从电磁兼容与防护向多物理兼容与防护转变。该方向旨在针对高性能、多功能的高速电子系统及智能微系统的迫切需求，在电磁效应机理、多物理耦合机理及其精确高效表征技术研究基础上，建立电磁和多性能协同机制，提出可同时改善电磁兼容、电热兼容、高效散热及各类可靠性的协同设计方案，提供应对复杂环境下电磁防护、热防护、应力防护需求的有效手段。
2. 射频毫米波异质异构集成技术
射频毫米波异质异构集成是射频毫米波集成电路系统的重要发展方向。然而，由于其半导体-电磁-热-应力-流体等多物理场耦合效应、复杂跨尺度结构、高密度异质集成工艺等特点，在设计理论与实现方法上还面临诸多科学技术问题亟待解决。该研究方向旨在揭示射频毫米波异质异构集成电路系统的根本性物理规律和核心工作机理，解决跨尺度、跨材料、跨工艺、跨物理、跨层级场景下的精确高效仿真建模问题，形成具有高集成度和高功能密度实现方案，研发典型射频毫米波异质集成电路系统样片，提出可测性理论、多维数据重构方法和新型测试表征技术，支撑射频毫米波异质集成电路系统的综合验证，促进射频毫米波异质异构集成技术的快速发展与应用。
3. 面向通感一体的全双工天线与射频前端一体化封装集成
针对近距通信-感知一体化（ISAC）对小型化、低功耗、大带宽、高精度全双工终端迫切需求，开展全双工天线与射频前端一体化封装集成技术研究，提出同时具有宽带、小型化、高隔离的收发共口径封装天线设计方法，探索多域混合式宽带高隔离全双工天线-射频前端一体化封装集成系统架构，突破全双工自干扰消除、低损耗封装集成等关键技术，解决全双工天线-射频前端一体化系统自干扰抑制带宽窄、抑制水平低、损耗大等技术难题，为6G ISAC应用提供理论和技术支撑。
4. 高功率芯片封装微流体多相流动机理及散热优化方法
随着晶体管密度的指数级增加，高密度集成芯片封装所面临的散热问题日益复杂。针对高功率芯片的热管理难题，研究高密度集成芯片封装的跨尺度热耦合特性，揭示不同拓扑结构下微流体对高功率芯片热流密度分布与热应力演化机制。构建基于多智能体的快速性能评估和优化方法。实现微流体冷却系统对热点功率密度≥30 W/cm²的高效散热，芯片整体热阻≤0.5 K·cm²/W，同步实现泵送功率降低≥40%。
5. 面向芯粒（chiplet）集成的高速可重构互连网络建模技术
针对芯粒（Chiplet）集成系统中高带宽、低延迟及可重构互连的协同仿真优化需求，开展基于无源硅转接板的可重构互连网络建模技术研究。集成忆阻开关单元的可重构无源硅转接板支持高速信号路径的按需重构，通过建立忆阻开关单元、传输线及转接结构构成的可重构互连网络的精确电磁仿真模型，采用场-路协同的分析方法，提升射频芯粒集成系统的快速设计能力。同时，构建具有可扩展性的可重构互连网络模型，为规模化芯粒集成技术在高密度射频异构系统中的应用提供技术基础。
6. 面向芯片内生安全的结构功能一体化封装研究
研究聚焦于结构功能材料嵌入芯片封装的技术路线，旨在挖掘芯片内生安全潜能。首先，研究电磁结构功能材料特性与设计原理，通过优化结构参数，增强芯片的射频指纹性能，抵御供应链伪装攻击。其次，探索结构功能材料与芯片封装的集成工艺，实现结构与芯片封装的紧密结合，在不影响芯片散热与电气性能的前提下，嵌入内生安全功能。最后，通过测试与评估，对封装后的芯片进行全面的电磁性能、安全性能测试，验证结构功能材料在实际封装应用中的效果，为芯片内生安全提供技术支撑。
7. 高速高密人工表面等离激元信道串扰抑制技术
现代高速电子系统的快速发展对传输信道的高集成、小型化程度提出了更高的要求。传统的微带线、带状线等信号传输结构由于其固有的非局域化空间模式分布易引起临间通道串扰等信号完整性问题，极大限制了射频电路和系统集成度的进一步提升。人工表面等离激元结构天然具有低互耦、场束缚的特性，有望解决高速高密场景下的临间信道串扰抑制问题，保障高速信号传输的完整性和稳定性。该方向旨在针对高速电子系统集成化产生的信号串扰问题，开展高速高密场景下基于人工表面等离激元的信道串扰抑制技术研究，建立人工表面等离激元信道的基本耦合理论，探索适用于数字域、宽频带的人工表面等离激元信道构型，研究其在微带、带线等不同场景下的耦合抑制方法，为加速高速电子系统集成度提升提供新的技术途径。
8. 基于伪随机编码序列的无源多用户超稳定光频光纤传递技术
基于伪随机编码序列的码分多址（CDMA）技术在无源光网络中实现超稳定光频率分发。通过伪随机序列进行频率跳变，每个用户能够在多个不同频率间快速跳变，从而有效抑制网络中其他用户的信号干扰，改善网络容量、相位噪声抑制和操作简便性，实现高稳定性的光频率传输。具体内容包括：（1）信号生成（2）频率跳变（3）信号传输与反射（4）信号检测与解扩（5）伺服控制。整个系统形成一个闭环控制回路，实时调整光信号的频率，确保其超稳定性。
9. 基于多脉冲电流响应的多芯粒系统电源噪声评估方法
随着集成电路设计面临功耗、存储、面积三重瓶颈，传统集成电路尺寸微缩的技术途径难以推动算力持续增长。集成芯片（Chiplet）通过集成多个芯粒形成高性能、多功能系统，成为突破算力极限和降低设计复杂度的关键方案。电源噪声已成为制约高速电路性能提升的关键技术瓶颈，亟需探索高效精准的评估体系。传统频域目标阻抗法难以准确反映时域噪声特性，易导致过设计。因此，需要从芯粒工作模态出发，系统性整合多芯粒交互机制，精准捕捉电源噪声瞬时波动与耦合特性，分析各芯粒同频同相、同频异相及异频条件下的最坏与统计电源噪声特征，进而分别从时域和统计域高精度、全方位、多维度地实现多芯粒系统电源噪声评估，为集成芯片的电源完整性设计提供有力支持。
10. 低功耗全极化互易场增强型空间电磁调控技术
空间电磁调控技术作为现代人类社会的基础技术，已广泛应用于无线通信、卫星通信、雷达探测等方面，为经济发展提供了至关重要的技术支撑。传统空间电磁调控技术通常基于有源相控阵列天线和大规模天线技术，存在着系统复杂度高、功耗高、极化响应单一、非互易空间电磁调控等问题，是空间电磁调控技术领域亟待攻克解决的问题。该研究方向面向空间电磁调控技术对全极化调控与低功耗空间电磁场增强等方面的需求，探索基于电磁超表面的空间电磁调控新路径，研究负阻型电磁超表面的空间电磁作用机理，建立低功耗互易场增强模型，搭建全极化空间电磁调控框架，重点解决现有空间电磁调控设备功耗高、极化单一调控以及空间场衰减等问题，实现对全极化电磁入射波的低功耗互易增强效果，促进空间电磁调控技术的快速发展与应用。
附件：上海交通大学高速电子-西安电子科技大学超高速电路教育部重点实验室联合基金课题申请书
